Revision 6e473128 target-mips/translate.c

b/target-mips/translate.c
730 730 
OP_ST_TABLE(dr);
731 731 
OP_LD_TABLE(ld);
732 732 
OP_ST_TABLE(cd);
733 
OP_LD_TABLE(wu);
733 734 
#endif
734 735 
OP_LD_TABLE(w);
735 
OP_LD_TABLE(wu);
736 736 
OP_LD_TABLE(wl);
737 737 
OP_LD_TABLE(wr);
738 738 
OP_ST_TABLE(w);
......
773 773 
     */
774 774 
    switch (opc) {
775 775 
#ifdef TARGET_MIPS64
776 
    case OPC_LWU:
777 
        op_ldst(lwu);
778 
        GEN_STORE_TN_REG(rt, T0);
779 
        opn = "lwu";
780 
        break;
776 781 
    case OPC_LD:
777 782 
        op_ldst(ld);
778 783 
        GEN_STORE_TN_REG(rt, T0);
......
823 828 
        GEN_STORE_TN_REG(rt, T0);
824 829 
        opn = "lw";
825 830 
        break;
826 
    case OPC_LWU:
827 
        op_ldst(lwu);
828 
        GEN_STORE_TN_REG(rt, T0);
829 
        opn = "lwu";
830 
        break;
831 831 
    case OPC_SW:
832 832 
        GEN_LOAD_REG_TN(T1, rt);
833 833 
        op_ldst(sw);
......
5377 5377 
        case OPC_DSRL ... OPC_DSRA:
5378 5378 
        case OPC_DSLL32:
5379 5379 
        case OPC_DSRL32 ... OPC_DSRA32:
5380 
            if (!(ctx->hflags & MIPS_HFLAG_64))
5381 
                generate_exception(ctx, EXCP_RI);
5380 5382 
            gen_arith_imm(ctx, op1, rd, rt, sa);
5381 5383 
            break;
5382 5384 
        case OPC_DSLLV:
5383 5385 
        case OPC_DSRLV ... OPC_DSRAV:
5384 5386 
        case OPC_DADD ... OPC_DSUBU:
5387 
            if (!(ctx->hflags & MIPS_HFLAG_64))
5388 
                generate_exception(ctx, EXCP_RI);
5385 5389 
            gen_arith(ctx, op1, rd, rs, rt);
5386 5390 
            break;
5387 5391 
        case OPC_DMULT ... OPC_DDIVU:
5392 
            if (!(ctx->hflags & MIPS_HFLAG_64))
5393 
                generate_exception(ctx, EXCP_RI);
5388 5394 
            gen_muldiv(ctx, op1, rs, rt);
5389 5395 
            break;
5390 5396 
#endif
......
5420 5426 
            break;
5421 5427 
#ifdef TARGET_MIPS64
5422 5428 
        case OPC_DCLZ ... OPC_DCLO:
5429 
            if (!(ctx->hflags & MIPS_HFLAG_64))
5430 
                generate_exception(ctx, EXCP_RI);
5423 5431 
            gen_cl(ctx, op1, rd, rs);
5424 5432 
            break;
5425 5433 
#endif
......
5491 5499 
#ifdef TARGET_MIPS64
5492 5500 
        case OPC_DEXTM ... OPC_DEXT:
5493 5501 
        case OPC_DINSM ... OPC_DINS:
5502 
            if (!(ctx->hflags & MIPS_HFLAG_64))
5503 
                generate_exception(ctx, EXCP_RI);
5494 5504 
            gen_bitops(ctx, op1, rt, rs, sa, rd);
5495 5505 
            break;
5496 5506 
        case OPC_DBSHFL:
5507 
            if (!(ctx->hflags & MIPS_HFLAG_64))
5508 
                generate_exception(ctx, EXCP_RI);
5497 5509 
            op2 = MASK_DBSHFL(ctx->opcode);
5498 5510 
            switch (op2) {
5499 5511 
            case OPC_DSBH:
......
5732 5744 
    case OPC_LD:
5733 5745 
    case OPC_SCD:
5734 5746 
    case OPC_SD:
5747 
        if (!(ctx->hflags & MIPS_HFLAG_64))
5748 
            generate_exception(ctx, EXCP_RI);
5735 5749 
        gen_ldst(ctx, op, rt, rs, imm);
5736 5750 
        break;
5737 5751 
    case OPC_DADDI ... OPC_DADDIU:
5752 
        if (!(ctx->hflags & MIPS_HFLAG_64))
5753 
            generate_exception(ctx, EXCP_RI);
5738 5754 
        gen_arith_imm(ctx, op, rt, rs, imm);
5739 5755 
        break;
5740 5756 
#endif
......
6072 6088 
        /* If the exception was raised from a delay slot,
6073 6089 
         * come back to the jump.  */
6074 6090 
        env->CP0_ErrorEPC = env->PC - 4;
6075 
        env->hflags &= ~MIPS_HFLAG_BMASK;
6076 6091 
    } else {
6077 6092 
        env->CP0_ErrorEPC = env->PC;
6078 6093 
    }
6094 
#ifdef TARGET_MIPS64
6095 
    env->hflags = MIPS_HFLAG_64;
6096 
#else
6079 6097 
    env->hflags = 0;
6098 
#endif
6080 6099 
    env->PC = (int32_t)0xBFC00000;
6081 6100 
    env->CP0_Wired = 0;
6082 6101 
    /* SMP not implemented */

Also available in: Unified diff