Statistics
| Branch: | Revision:

root / target-ppc / op_helper.c @ ac9eb073

History | View | Annotate | Download (10.1 kB)

1 9a64fbe4 bellard
/*
2 9a64fbe4 bellard
 *  PPC emulation helpers for qemu.
3 9a64fbe4 bellard
 * 
4 9a64fbe4 bellard
 *  Copyright (c) 2003 Jocelyn Mayer
5 9a64fbe4 bellard
 *
6 9a64fbe4 bellard
 * This library is free software; you can redistribute it and/or
7 9a64fbe4 bellard
 * modify it under the terms of the GNU Lesser General Public
8 9a64fbe4 bellard
 * License as published by the Free Software Foundation; either
9 9a64fbe4 bellard
 * version 2 of the License, or (at your option) any later version.
10 9a64fbe4 bellard
 *
11 9a64fbe4 bellard
 * This library is distributed in the hope that it will be useful,
12 9a64fbe4 bellard
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
13 9a64fbe4 bellard
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
14 9a64fbe4 bellard
 * Lesser General Public License for more details.
15 9a64fbe4 bellard
 *
16 9a64fbe4 bellard
 * You should have received a copy of the GNU Lesser General Public
17 9a64fbe4 bellard
 * License along with this library; if not, write to the Free Software
18 9a64fbe4 bellard
 * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
19 9a64fbe4 bellard
 */
20 9a64fbe4 bellard
#include <math.h>
21 9a64fbe4 bellard
#include "exec.h"
22 9a64fbe4 bellard
23 9a64fbe4 bellard
#if defined(CONFIG_USER_ONLY)
24 9a64fbe4 bellard
#define MEMSUFFIX _raw
25 9a64fbe4 bellard
#include "op_helper_mem.h"
26 9a64fbe4 bellard
#else
27 9a64fbe4 bellard
#define MEMSUFFIX _user
28 9a64fbe4 bellard
#include "op_helper_mem.h"
29 9a64fbe4 bellard
#define MEMSUFFIX _kernel
30 9a64fbe4 bellard
#include "op_helper_mem.h"
31 9a64fbe4 bellard
#endif
32 9a64fbe4 bellard
33 9a64fbe4 bellard
/*****************************************************************************/
34 9a64fbe4 bellard
/* Exceptions processing helpers */
35 9a64fbe4 bellard
void do_queue_exception_err (uint32_t exception, int error_code)
36 9a64fbe4 bellard
{
37 9a64fbe4 bellard
    /* Queue real PPC exceptions */
38 9a64fbe4 bellard
    if (exception < EXCP_PPC_MAX) {
39 9a64fbe4 bellard
        env->exceptions |= 1 << exception;
40 9a64fbe4 bellard
        env->errors[exception] = error_code;
41 9a64fbe4 bellard
    } else {
42 9a64fbe4 bellard
        /* Preserve compatibility with qemu core */
43 9a64fbe4 bellard
        env->exceptions |= 1;
44 9a64fbe4 bellard
        env->exception_index = exception;
45 9a64fbe4 bellard
        env->error_code = error_code;
46 9a64fbe4 bellard
    }
47 9a64fbe4 bellard
}
48 9a64fbe4 bellard
49 9a64fbe4 bellard
void do_queue_exception (uint32_t exception)
50 9a64fbe4 bellard
{
51 9a64fbe4 bellard
    do_queue_exception_err(exception, 0);
52 9a64fbe4 bellard
}
53 9a64fbe4 bellard
54 9a64fbe4 bellard
void do_check_exception_state (void)
55 9a64fbe4 bellard
{
56 9a64fbe4 bellard
    if ((env->exceptions & 1) == 1 || check_exception_state(env)) {
57 9a64fbe4 bellard
        env->exceptions &= ~1;
58 9a64fbe4 bellard
        cpu_loop_exit();
59 9a64fbe4 bellard
    }
60 9a64fbe4 bellard
}
61 9a64fbe4 bellard
62 9a64fbe4 bellard
/*****************************************************************************/
63 9a64fbe4 bellard
/* Helpers for "fat" micro operations */
64 9a64fbe4 bellard
/* Special registers load and store */
65 9a64fbe4 bellard
void do_load_cr (void)
66 9a64fbe4 bellard
{
67 9a64fbe4 bellard
    T0 = (env->crf[0] << 28) |
68 9a64fbe4 bellard
        (env->crf[1] << 24) |
69 9a64fbe4 bellard
        (env->crf[2] << 20) |
70 9a64fbe4 bellard
        (env->crf[3] << 16) |
71 9a64fbe4 bellard
        (env->crf[4] << 12) |
72 9a64fbe4 bellard
        (env->crf[5] << 8) |
73 9a64fbe4 bellard
        (env->crf[6] << 4) |
74 9a64fbe4 bellard
        (env->crf[7] << 0);
75 9a64fbe4 bellard
}
76 9a64fbe4 bellard
77 9a64fbe4 bellard
void do_store_cr (uint32_t mask)
78 9a64fbe4 bellard
{
79 9a64fbe4 bellard
    int i, sh;
80 9a64fbe4 bellard
81 9a64fbe4 bellard
    for (i = 0, sh = 7; i < 8; i++, sh --) {
82 9a64fbe4 bellard
        if (mask & (1 << sh))
83 9a64fbe4 bellard
            env->crf[i] = (T0 >> (sh * 4)) & 0xF;
84 9a64fbe4 bellard
    }
85 9a64fbe4 bellard
}
86 9a64fbe4 bellard
87 9a64fbe4 bellard
void do_load_xer (void)
88 9a64fbe4 bellard
{
89 9a64fbe4 bellard
    T0 = (xer_so << XER_SO) |
90 9a64fbe4 bellard
        (xer_ov << XER_OV) |
91 9a64fbe4 bellard
        (xer_ca << XER_CA) |
92 9a64fbe4 bellard
        (xer_bc << XER_BC);
93 9a64fbe4 bellard
}
94 9a64fbe4 bellard
95 9a64fbe4 bellard
void do_store_xer (void)
96 9a64fbe4 bellard
{
97 9a64fbe4 bellard
    xer_so = (T0 >> XER_SO) & 0x01;
98 9a64fbe4 bellard
    xer_ov = (T0 >> XER_OV) & 0x01;
99 9a64fbe4 bellard
    xer_ca = (T0 >> XER_CA) & 0x01;
100 9a64fbe4 bellard
    xer_bc = (T0 >> XER_BC) & 0x1f;
101 9a64fbe4 bellard
}
102 9a64fbe4 bellard
103 9a64fbe4 bellard
void do_load_msr (void)
104 9a64fbe4 bellard
{
105 9a64fbe4 bellard
    T0 = (msr_pow << MSR_POW) |
106 9a64fbe4 bellard
        (msr_ile << MSR_ILE) |
107 9a64fbe4 bellard
        (msr_ee << MSR_EE) |
108 9a64fbe4 bellard
        (msr_pr << MSR_PR) |
109 9a64fbe4 bellard
        (msr_fp << MSR_FP) |
110 9a64fbe4 bellard
        (msr_me << MSR_ME) |
111 9a64fbe4 bellard
        (msr_fe0 << MSR_FE0) |
112 9a64fbe4 bellard
        (msr_se << MSR_SE) |
113 9a64fbe4 bellard
        (msr_be << MSR_BE) |
114 9a64fbe4 bellard
        (msr_fe1 << MSR_FE1) |
115 9a64fbe4 bellard
        (msr_ip << MSR_IP) |
116 9a64fbe4 bellard
        (msr_ir << MSR_IR) |
117 9a64fbe4 bellard
        (msr_dr << MSR_DR) |
118 9a64fbe4 bellard
        (msr_ri << MSR_RI) |
119 9a64fbe4 bellard
        (msr_le << MSR_LE);
120 9a64fbe4 bellard
}
121 9a64fbe4 bellard
122 9a64fbe4 bellard
void do_store_msr (void)
123 9a64fbe4 bellard
{
124 9a64fbe4 bellard
    if (((T0 >> MSR_IR) & 0x01) != msr_ir ||
125 9a64fbe4 bellard
        ((T0 >> MSR_DR) & 0x01) != msr_dr ||
126 9a64fbe4 bellard
        ((T0 >> MSR_PR) & 0x01) != msr_pr) {
127 9a64fbe4 bellard
        /* Flush all tlb when changing translation mode or privilege level */
128 9a64fbe4 bellard
        do_tlbia();
129 9a64fbe4 bellard
    }
130 9a64fbe4 bellard
#if 0
131 9a64fbe4 bellard
    if ((T0 >> MSR_IP) & 0x01) {
132 9a64fbe4 bellard
        printf("Halting CPU. Stop emulation\n");
133 9a64fbe4 bellard
        do_queue_exception(EXCP_HLT);
134 9a64fbe4 bellard
        cpu_loop_exit();
135 9a64fbe4 bellard
    }
136 9a64fbe4 bellard
#endif
137 9a64fbe4 bellard
    msr_pow = (T0 >> MSR_POW) & 0x03;
138 9a64fbe4 bellard
    msr_ile = (T0 >> MSR_ILE) & 0x01;
139 9a64fbe4 bellard
    msr_ee = (T0 >> MSR_EE) & 0x01;
140 9a64fbe4 bellard
    msr_pr = (T0 >> MSR_PR) & 0x01;
141 9a64fbe4 bellard
    msr_fp = (T0 >> MSR_FP) & 0x01;
142 9a64fbe4 bellard
    msr_me = (T0 >> MSR_ME) & 0x01;
143 9a64fbe4 bellard
    msr_fe0 = (T0 >> MSR_FE0) & 0x01;
144 9a64fbe4 bellard
    msr_se = (T0 >> MSR_SE) & 0x01;
145 9a64fbe4 bellard
    msr_be = (T0 >> MSR_BE) & 0x01;
146 9a64fbe4 bellard
    msr_fe1 = (T0 >> MSR_FE1) & 0x01;
147 9a64fbe4 bellard
    msr_ip = (T0 >> MSR_IP) & 0x01;
148 9a64fbe4 bellard
    msr_ir = (T0 >> MSR_IR) & 0x01;
149 9a64fbe4 bellard
    msr_dr = (T0 >> MSR_DR) & 0x01;
150 9a64fbe4 bellard
    msr_ri = (T0 >> MSR_RI) & 0x01;
151 9a64fbe4 bellard
    msr_le = (T0 >> MSR_LE) & 0x01;
152 9a64fbe4 bellard
}
153 9a64fbe4 bellard
154 9a64fbe4 bellard
/* shift right arithmetic helper */
155 9a64fbe4 bellard
void do_sraw (void)
156 9a64fbe4 bellard
{
157 9a64fbe4 bellard
    int32_t ret;
158 9a64fbe4 bellard
159 9a64fbe4 bellard
    xer_ca = 0;
160 9a64fbe4 bellard
    if (T1 & 0x20) {
161 9a64fbe4 bellard
        ret = (-1) * (T0 >> 31);
162 9a64fbe4 bellard
        if (ret < 0)
163 9a64fbe4 bellard
            xer_ca = 1;
164 9a64fbe4 bellard
    } else {
165 9a64fbe4 bellard
        ret = (int32_t)T0 >> (T1 & 0x1f);
166 9a64fbe4 bellard
        if (ret < 0 && ((int32_t)T0 & ((1 << T1) - 1)) != 0)
167 9a64fbe4 bellard
            xer_ca = 1;
168 9a64fbe4 bellard
    }
169 9a64fbe4 bellard
    (int32_t)T0 = ret;
170 9a64fbe4 bellard
}
171 9a64fbe4 bellard
172 9a64fbe4 bellard
/* Floating point operations helpers */
173 9a64fbe4 bellard
void do_load_fpscr (void)
174 9a64fbe4 bellard
{
175 9a64fbe4 bellard
    /* The 32 MSB of the target fpr are undefined.
176 9a64fbe4 bellard
     * They'll be zero...
177 9a64fbe4 bellard
     */
178 9a64fbe4 bellard
    union {
179 9a64fbe4 bellard
        double d;
180 9a64fbe4 bellard
        struct {
181 9a64fbe4 bellard
            uint32_t u[2];
182 9a64fbe4 bellard
        } s;
183 9a64fbe4 bellard
    } u;
184 9a64fbe4 bellard
    int i;
185 9a64fbe4 bellard
186 9a64fbe4 bellard
    u.s.u[0] = 0;
187 9a64fbe4 bellard
    u.s.u[1] = 0;
188 9a64fbe4 bellard
    for (i = 0; i < 8; i++)
189 9a64fbe4 bellard
        u.s.u[1] |= env->fpscr[i] << (4 * i);
190 9a64fbe4 bellard
    FT0 = u.d;
191 9a64fbe4 bellard
}
192 9a64fbe4 bellard
193 9a64fbe4 bellard
void do_store_fpscr (uint32_t mask)
194 9a64fbe4 bellard
{
195 9a64fbe4 bellard
    /*
196 9a64fbe4 bellard
     * We use only the 32 LSB of the incoming fpr
197 9a64fbe4 bellard
     */
198 9a64fbe4 bellard
    union {
199 9a64fbe4 bellard
        double d;
200 9a64fbe4 bellard
        struct {
201 9a64fbe4 bellard
            uint32_t u[2];
202 9a64fbe4 bellard
        } s;
203 9a64fbe4 bellard
    } u;
204 9a64fbe4 bellard
    int i;
205 9a64fbe4 bellard
206 9a64fbe4 bellard
    u.d = FT0;
207 9a64fbe4 bellard
    if (mask & 0x80)
208 9a64fbe4 bellard
        env->fpscr[0] = (env->fpscr[0] & 0x9) | ((u.s.u[1] >> 28) & ~0x9);
209 9a64fbe4 bellard
    for (i = 1; i < 7; i++) {
210 9a64fbe4 bellard
        if (mask & (1 << (7 - i)))
211 9a64fbe4 bellard
            env->fpscr[i] = (u.s.u[1] >> (4 * (7 - i))) & 0xF;
212 9a64fbe4 bellard
    }
213 9a64fbe4 bellard
    /* TODO: update FEX & VX */
214 9a64fbe4 bellard
    /* Set rounding mode */
215 9a64fbe4 bellard
    switch (env->fpscr[0] & 0x3) {
216 9a64fbe4 bellard
    case 0:
217 9a64fbe4 bellard
        /* Best approximation (round to nearest) */
218 9a64fbe4 bellard
        fesetround(FE_TONEAREST);
219 9a64fbe4 bellard
        break;
220 9a64fbe4 bellard
    case 1:
221 9a64fbe4 bellard
        /* Smaller magnitude (round toward zero) */
222 9a64fbe4 bellard
        fesetround(FE_TOWARDZERO);
223 9a64fbe4 bellard
        break;
224 9a64fbe4 bellard
    case 2:
225 9a64fbe4 bellard
        /* Round toward +infinite */
226 9a64fbe4 bellard
        fesetround(FE_UPWARD);
227 9a64fbe4 bellard
        break;
228 9a64fbe4 bellard
    case 3:
229 9a64fbe4 bellard
        /* Round toward -infinite */
230 9a64fbe4 bellard
        fesetround(FE_DOWNWARD);
231 9a64fbe4 bellard
        break;
232 9a64fbe4 bellard
    }
233 9a64fbe4 bellard
}
234 9a64fbe4 bellard
235 9a64fbe4 bellard
void do_fctiw (void)
236 9a64fbe4 bellard
{
237 9a64fbe4 bellard
    union {
238 9a64fbe4 bellard
        double d;
239 9a64fbe4 bellard
        uint64_t i;
240 9a64fbe4 bellard
    } *p = (void *)&FT1;
241 9a64fbe4 bellard
242 9a64fbe4 bellard
    if (FT0 > (double)0x7FFFFFFF)
243 9a64fbe4 bellard
        p->i = 0x7FFFFFFFULL << 32;
244 9a64fbe4 bellard
    else if (FT0 < -(double)0x80000000)
245 9a64fbe4 bellard
        p->i = 0x80000000ULL << 32;
246 9a64fbe4 bellard
    else
247 9a64fbe4 bellard
        p->i = 0;
248 9a64fbe4 bellard
    p->i |= (uint32_t)FT0;
249 9a64fbe4 bellard
    FT0 = p->d;
250 9a64fbe4 bellard
}
251 9a64fbe4 bellard
252 9a64fbe4 bellard
void do_fctiwz (void)
253 9a64fbe4 bellard
{
254 9a64fbe4 bellard
    union {
255 9a64fbe4 bellard
        double d;
256 9a64fbe4 bellard
        uint64_t i;
257 9a64fbe4 bellard
    } *p = (void *)&FT1;
258 9a64fbe4 bellard
    int cround = fegetround();
259 9a64fbe4 bellard
260 9a64fbe4 bellard
    fesetround(FE_TOWARDZERO);
261 9a64fbe4 bellard
    if (FT0 > (double)0x7FFFFFFF)
262 9a64fbe4 bellard
        p->i = 0x7FFFFFFFULL << 32;
263 9a64fbe4 bellard
    else if (FT0 < -(double)0x80000000)
264 9a64fbe4 bellard
        p->i = 0x80000000ULL << 32;
265 9a64fbe4 bellard
    else
266 9a64fbe4 bellard
        p->i = 0;
267 9a64fbe4 bellard
    p->i |= (uint32_t)FT0;
268 9a64fbe4 bellard
    FT0 = p->d;
269 9a64fbe4 bellard
    fesetround(cround);
270 9a64fbe4 bellard
}
271 9a64fbe4 bellard
272 9a64fbe4 bellard
void do_fsqrt (void)
273 9a64fbe4 bellard
{
274 9a64fbe4 bellard
    FT0 = sqrt(FT0);
275 9a64fbe4 bellard
}
276 9a64fbe4 bellard
277 9a64fbe4 bellard
void do_fsqrts (void)
278 9a64fbe4 bellard
{
279 9a64fbe4 bellard
    FT0 = (float)sqrt((float)FT0);
280 9a64fbe4 bellard
}
281 9a64fbe4 bellard
282 9a64fbe4 bellard
void do_fres (void)
283 9a64fbe4 bellard
{
284 9a64fbe4 bellard
    FT0 = 1.0 / FT0;
285 9a64fbe4 bellard
}
286 9a64fbe4 bellard
287 9a64fbe4 bellard
void do_fsqrte (void)
288 9a64fbe4 bellard
{
289 9a64fbe4 bellard
    FT0 = 1.0 / sqrt(FT0);
290 9a64fbe4 bellard
}
291 9a64fbe4 bellard
292 9a64fbe4 bellard
void do_fsel (void)
293 9a64fbe4 bellard
{
294 9a64fbe4 bellard
    if (FT0 >= 0)
295 9a64fbe4 bellard
        FT0 = FT2;
296 9a64fbe4 bellard
    else
297 9a64fbe4 bellard
        FT0 = FT1;
298 9a64fbe4 bellard
}
299 9a64fbe4 bellard
300 9a64fbe4 bellard
void do_fcmpu (void)
301 9a64fbe4 bellard
{
302 9a64fbe4 bellard
    env->fpscr[4] &= ~0x1;
303 9a64fbe4 bellard
    if (isnan(FT0) || isnan(FT1)) {
304 9a64fbe4 bellard
        T0 = 0x01;
305 9a64fbe4 bellard
        env->fpscr[4] |= 0x1;
306 9a64fbe4 bellard
        env->fpscr[6] |= 0x1;
307 9a64fbe4 bellard
    } else if (FT0 < FT1) {
308 9a64fbe4 bellard
        T0 = 0x08;
309 9a64fbe4 bellard
    } else if (FT0 > FT1) {
310 9a64fbe4 bellard
        T0 = 0x04;
311 9a64fbe4 bellard
    } else {
312 9a64fbe4 bellard
        T0 = 0x02;
313 9a64fbe4 bellard
    }
314 9a64fbe4 bellard
    env->fpscr[3] |= T0;
315 9a64fbe4 bellard
}
316 9a64fbe4 bellard
317 9a64fbe4 bellard
void do_fcmpo (void)
318 9a64fbe4 bellard
{
319 9a64fbe4 bellard
    env->fpscr[4] &= ~0x1;
320 9a64fbe4 bellard
    if (isnan(FT0) || isnan(FT1)) {
321 9a64fbe4 bellard
        T0 = 0x01;
322 9a64fbe4 bellard
        env->fpscr[4] |= 0x1;
323 9a64fbe4 bellard
        /* I don't know how to test "quiet" nan... */
324 9a64fbe4 bellard
        if (0 /* || ! quiet_nan(...) */) {
325 9a64fbe4 bellard
            env->fpscr[6] |= 0x1;
326 9a64fbe4 bellard
            if (!(env->fpscr[1] & 0x8))
327 9a64fbe4 bellard
                env->fpscr[4] |= 0x8;
328 9a64fbe4 bellard
        } else {
329 9a64fbe4 bellard
            env->fpscr[4] |= 0x8;
330 9a64fbe4 bellard
        }
331 9a64fbe4 bellard
    } else if (FT0 < FT1) {
332 9a64fbe4 bellard
        T0 = 0x08;
333 9a64fbe4 bellard
    } else if (FT0 > FT1) {
334 9a64fbe4 bellard
        T0 = 0x04;
335 9a64fbe4 bellard
    } else {
336 9a64fbe4 bellard
        T0 = 0x02;
337 9a64fbe4 bellard
    }
338 9a64fbe4 bellard
    env->fpscr[3] |= T0;
339 9a64fbe4 bellard
}
340 9a64fbe4 bellard
341 9a64fbe4 bellard
void do_fabs (void)
342 9a64fbe4 bellard
{
343 9a64fbe4 bellard
    FT0 = fabsl(FT0);
344 9a64fbe4 bellard
}
345 9a64fbe4 bellard
346 9a64fbe4 bellard
void do_fnabs (void)
347 9a64fbe4 bellard
{
348 9a64fbe4 bellard
    FT0 = -fabsl(FT0);
349 9a64fbe4 bellard
}
350 9a64fbe4 bellard
351 9a64fbe4 bellard
/* Instruction cache invalidation helper */
352 9a64fbe4 bellard
void do_icbi (void)
353 9a64fbe4 bellard
{
354 9a64fbe4 bellard
    //    tb_invalidate_page(T0);
355 9a64fbe4 bellard
}
356 9a64fbe4 bellard
357 9a64fbe4 bellard
/* TLB invalidation helpers */
358 9a64fbe4 bellard
void do_tlbia (void)
359 9a64fbe4 bellard
{
360 9a64fbe4 bellard
    tlb_flush(env);
361 9a64fbe4 bellard
}
362 9a64fbe4 bellard
363 9a64fbe4 bellard
void do_tlbie (void)
364 9a64fbe4 bellard
{
365 9a64fbe4 bellard
    tlb_flush_page(env, T0);
366 9a64fbe4 bellard
}
367 9a64fbe4 bellard
368 9a64fbe4 bellard
/*****************************************************************************/
369 9a64fbe4 bellard
/* Special helpers for debug */
370 9a64fbe4 bellard
void dump_rfi (void)
371 9a64fbe4 bellard
{
372 9a64fbe4 bellard
#if 0
373 9a64fbe4 bellard
    printf("Return from interrupt\n");
374 9a64fbe4 bellard
    printf("nip=0x%08x LR=0x%08x CTR=0x%08x MSR=0x%08x\n",
375 9a64fbe4 bellard
           env->nip, env->lr, env->ctr,
376 9a64fbe4 bellard
           (msr_pow << MSR_POW) | (msr_ile << MSR_ILE) | (msr_ee << MSR_EE) |
377 9a64fbe4 bellard
           (msr_pr  << MSR_PR)  | (msr_fp  << MSR_FP)  | (msr_me << MSR_ME) |
378 9a64fbe4 bellard
           (msr_fe0 << MSR_FE0) | (msr_se  << MSR_SE)  | (msr_be << MSR_BE) |
379 9a64fbe4 bellard
           (msr_fe1 << MSR_FE1) | (msr_ip  << MSR_IP)  | (msr_ir << MSR_IR) |
380 9a64fbe4 bellard
           (msr_dr  << MSR_DR)  | (msr_ri  << MSR_RI)  | (msr_le << MSR_LE));
381 9a64fbe4 bellard
    {
382 9a64fbe4 bellard
        int  i;
383 9a64fbe4 bellard
        for (i = 0; i < 32; i++) {
384 9a64fbe4 bellard
            if ((i & 7) == 0)
385 9a64fbe4 bellard
                printf("GPR%02d:", i);
386 9a64fbe4 bellard
            printf(" %08x", env->gpr[i]);
387 9a64fbe4 bellard
            if ((i & 7) == 7)
388 9a64fbe4 bellard
                printf("\n");
389 9a64fbe4 bellard
        }
390 9a64fbe4 bellard
        printf("CR: 0x");
391 9a64fbe4 bellard
        for (i = 0; i < 8; i++)
392 9a64fbe4 bellard
            printf("%01x", env->crf[i]);
393 9a64fbe4 bellard
        printf("  [");
394 9a64fbe4 bellard
        for (i = 0; i < 8; i++) {
395 9a64fbe4 bellard
            char a = '-';
396 9a64fbe4 bellard
            if (env->crf[i] & 0x08)
397 9a64fbe4 bellard
                a = 'L';
398 9a64fbe4 bellard
            else if (env->crf[i] & 0x04)
399 9a64fbe4 bellard
                a = 'G';
400 9a64fbe4 bellard
            else if (env->crf[i] & 0x02)
401 9a64fbe4 bellard
                a = 'E';
402 9a64fbe4 bellard
            printf(" %c%c", a, env->crf[i] & 0x01 ? 'O' : ' ');
403 9a64fbe4 bellard
        }
404 9a64fbe4 bellard
        printf(" ] ");
405 9a64fbe4 bellard
    }
406 9a64fbe4 bellard
    printf("TB: 0x%08x %08x\n", env->tb[1], env->tb[0]);
407 9a64fbe4 bellard
    printf("SRR0 0x%08x SRR1 0x%08x\n", env->spr[SRR0], env->spr[SRR1]);
408 9a64fbe4 bellard
#endif
409 9a64fbe4 bellard
}
410 9a64fbe4 bellard
411 9a64fbe4 bellard
void dump_store_sr (int srnum)
412 9a64fbe4 bellard
{
413 9a64fbe4 bellard
#if 0
414 9a64fbe4 bellard
    printf("%s: reg=%d 0x%08x\n", __func__, srnum, T0);
415 9a64fbe4 bellard
#endif
416 9a64fbe4 bellard
}
417 9a64fbe4 bellard
418 9a64fbe4 bellard
static void _dump_store_bat (char ID, int ul, int nr)
419 9a64fbe4 bellard
{
420 9a64fbe4 bellard
    printf("Set %cBAT%d%c to 0x%08x (0x%08x)\n",
421 9a64fbe4 bellard
           ID, nr, ul == 0 ? 'u' : 'l', T0, env->nip);
422 9a64fbe4 bellard
}
423 9a64fbe4 bellard
424 9a64fbe4 bellard
void dump_store_ibat (int ul, int nr)
425 9a64fbe4 bellard
{
426 9a64fbe4 bellard
    _dump_store_bat('I', ul, nr);
427 9a64fbe4 bellard
}
428 9a64fbe4 bellard
429 9a64fbe4 bellard
void dump_store_dbat (int ul, int nr)
430 9a64fbe4 bellard
{
431 9a64fbe4 bellard
    _dump_store_bat('D', ul, nr);
432 9a64fbe4 bellard
}
433 9a64fbe4 bellard
434 9a64fbe4 bellard
void dump_store_tb (int ul)
435 9a64fbe4 bellard
{
436 9a64fbe4 bellard
    printf("Set TB%c to 0x%08x\n", ul == 0 ? 'L' : 'U', T0);
437 9a64fbe4 bellard
}
438 9a64fbe4 bellard
439 9a64fbe4 bellard
void dump_update_tb(uint32_t param)
440 9a64fbe4 bellard
{
441 9a64fbe4 bellard
#if 0
442 9a64fbe4 bellard
    printf("Update TB: 0x%08x + %d => 0x%08x\n", T1, param, T0);
443 9a64fbe4 bellard
#endif
444 9a64fbe4 bellard
}