Archipelago » qemu

    }                                                                         \

} while (0)

#define GEN_LOAD_IMM_TN(Tn, Imm)                                              \

do {                                                                          \

    if (Imm == 0) {                                                           \

static always_inline void gen_save_pc(target_ulong pc)

{

    if (pc == (int32_t)pc) {

        gen_op_save_pc(pc);

    } else {

static always_inline void gen_save_btarget(target_ulong btarget)

{

    if (btarget == (int32_t)btarget) {

        gen_op_save_btarget(btarget);

    } else {

}

#endif

OP_LD_TABLE(d);

OP_LD_TABLE(dl);

OP_LD_TABLE(dr);

    /* Don't do NOP if destination is zero: we must perform the actual

       memory access. */

    switch (opc) {

    case OPC_LWU:

        op_ldst(lwu);

        GEN_STORE_TN_REG(rt, T0);

    switch (opc) {

    case OPC_ADDI:

    case OPC_ADDIU:

    case OPC_DADDI:

    case OPC_DADDIU:

#endif

    case OPC_SLL:

    case OPC_SRA:

    case OPC_SRL:

    case OPC_DSLL:

    case OPC_DSRA:

    case OPC_DSRL:

        gen_op_add();

        opn = "addiu";

        break;

    case OPC_DADDI:

        save_cpu_state(ctx, 1);

        gen_op_daddo();

            break;

        }

        break;

    case OPC_DSLL:

        gen_op_dsll();

        opn = "dsll";

        gen_op_sub();

        opn = "subu";

        break;

    case OPC_DADD:

        save_cpu_state(ctx, 1);

        gen_op_daddo();

            break;

        }

        break;

    case OPC_DSLLV:

        gen_op_dsllv();

        opn = "dsllv";

        gen_op_multu();

        opn = "multu";

        break;

    case OPC_DDIV:

        gen_op_ddiv();

        opn = "ddiv";

        gen_op_clz();

        opn = "clz";

        break;

    case OPC_DCLO:

        gen_op_dclo();

        opn = "dclo";

    case 20:

        switch (sel) {

        case 0:

            check_insn(env, ctx, ISA_MIPS3);

            gen_op_mfc0_xcontext();

            rn = "XContext";

    case 20:

        switch (sel) {

        case 0:

            check_insn(env, ctx, ISA_MIPS3);

            gen_op_mtc0_xcontext();

            rn = "XContext";

    generate_exception(ctx, EXCP_RI);

}

static void gen_dmfc0 (CPUState *env, DisasContext *ctx, int reg, int sel)

{

    const char *rn = "invalid";

#endif

    generate_exception(ctx, EXCP_RI);

}

static void gen_mftr(CPUState *env, DisasContext *ctx, int rt,

                     int u, int sel, int h)

        gen_mtc0(env, ctx, rd, ctx->opcode & 0x7);

        opn = "mtc0";

        break;

    case OPC_DMFC0:

        check_insn(env, ctx, ISA_MIPS3);

        if (rt == 0) {

/* MIPS16 extension to MIPS32 */

/* SmartMIPS extension to MIPS32 */

/* MDMX extension to MIPS64 */

            }

            break;

       /* MIPS64 specific opcodes */

        case OPC_DSLL:

        case OPC_DSRL ... OPC_DSRA:

            }

            /* Treat as NOP. */

            break;

        case OPC_DCLZ ... OPC_DCLO:

            check_insn(env, ctx, ISA_MIPS64);

            check_mips_64(ctx);

            gen_op_yield();

            GEN_STORE_TN_REG(rd, T0);

            break;

        case OPC_DEXTM ... OPC_DEXT:

        case OPC_DINSM ... OPC_DINS:

            check_insn(env, ctx, ISA_MIPS64R2);

        case OPC_MTC0:

        case OPC_MFTR:

        case OPC_MTTR:

        case OPC_DMFC0:

        case OPC_DMTC0:

#endif

            case OPC_CTC1:

                gen_cp1(ctx, op1, rt, rd);

                break;

            case OPC_DMFC1:

            case OPC_DMTC1:

                check_insn(env, ctx, ISA_MIPS3);

        }

        break;

    /* MIPS64 opcodes */

    case OPC_LWU:

    case OPC_LDL ... OPC_LDR:

    }

}

/* Debug help: The architecture requires 32bit code to maintain proper

   sign-extened values on 64bit machines.  */

                env->CP0_Config0, env->CP0_Config1, env->CP0_LLAddr);

    if (env->hflags & MIPS_HFLAG_FPU)

        fpu_dump_state(env, f, cpu_fprintf, flags);

    cpu_mips_check_sign_extensions(env, f, cpu_fprintf, flags);

#endif

}