root / hw / grlib_apbuart.c @ d8aeeb31
History | View | Annotate | Download (5.2 kB)
1 | 8b1e1320 | Fabien Chouteau | /*
|
---|---|---|---|
2 | 8b1e1320 | Fabien Chouteau | * QEMU GRLIB APB UART Emulator
|
3 | 8b1e1320 | Fabien Chouteau | *
|
4 | 8b1e1320 | Fabien Chouteau | * Copyright (c) 2010-2011 AdaCore
|
5 | 8b1e1320 | Fabien Chouteau | *
|
6 | 8b1e1320 | Fabien Chouteau | * Permission is hereby granted, free of charge, to any person obtaining a copy
|
7 | 8b1e1320 | Fabien Chouteau | * of this software and associated documentation files (the "Software"), to deal
|
8 | 8b1e1320 | Fabien Chouteau | * in the Software without restriction, including without limitation the rights
|
9 | 8b1e1320 | Fabien Chouteau | * to use, copy, modify, merge, publish, distribute, sublicense, and/or sell
|
10 | 8b1e1320 | Fabien Chouteau | * copies of the Software, and to permit persons to whom the Software is
|
11 | 8b1e1320 | Fabien Chouteau | * furnished to do so, subject to the following conditions:
|
12 | 8b1e1320 | Fabien Chouteau | *
|
13 | 8b1e1320 | Fabien Chouteau | * The above copyright notice and this permission notice shall be included in
|
14 | 8b1e1320 | Fabien Chouteau | * all copies or substantial portions of the Software.
|
15 | 8b1e1320 | Fabien Chouteau | *
|
16 | 8b1e1320 | Fabien Chouteau | * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
|
17 | 8b1e1320 | Fabien Chouteau | * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
|
18 | 8b1e1320 | Fabien Chouteau | * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL
|
19 | 8b1e1320 | Fabien Chouteau | * THE AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
|
20 | 8b1e1320 | Fabien Chouteau | * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM,
|
21 | 8b1e1320 | Fabien Chouteau | * OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN
|
22 | 8b1e1320 | Fabien Chouteau | * THE SOFTWARE.
|
23 | 8b1e1320 | Fabien Chouteau | */
|
24 | 8b1e1320 | Fabien Chouteau | |
25 | 8b1e1320 | Fabien Chouteau | #include "sysbus.h" |
26 | 8b1e1320 | Fabien Chouteau | #include "qemu-char.h" |
27 | 8b1e1320 | Fabien Chouteau | |
28 | 8b1e1320 | Fabien Chouteau | #include "trace.h" |
29 | 8b1e1320 | Fabien Chouteau | |
30 | 8b1e1320 | Fabien Chouteau | #define UART_REG_SIZE 20 /* Size of memory mapped registers */ |
31 | 8b1e1320 | Fabien Chouteau | |
32 | 8b1e1320 | Fabien Chouteau | /* UART status register fields */
|
33 | 8b1e1320 | Fabien Chouteau | #define UART_DATA_READY (1 << 0) |
34 | 8b1e1320 | Fabien Chouteau | #define UART_TRANSMIT_SHIFT_EMPTY (1 << 1) |
35 | 8b1e1320 | Fabien Chouteau | #define UART_TRANSMIT_FIFO_EMPTY (1 << 2) |
36 | 8b1e1320 | Fabien Chouteau | #define UART_BREAK_RECEIVED (1 << 3) |
37 | 8b1e1320 | Fabien Chouteau | #define UART_OVERRUN (1 << 4) |
38 | 8b1e1320 | Fabien Chouteau | #define UART_PARITY_ERROR (1 << 5) |
39 | 8b1e1320 | Fabien Chouteau | #define UART_FRAMING_ERROR (1 << 6) |
40 | 8b1e1320 | Fabien Chouteau | #define UART_TRANSMIT_FIFO_HALF (1 << 7) |
41 | 8b1e1320 | Fabien Chouteau | #define UART_RECEIVE_FIFO_HALF (1 << 8) |
42 | 8b1e1320 | Fabien Chouteau | #define UART_TRANSMIT_FIFO_FULL (1 << 9) |
43 | 8b1e1320 | Fabien Chouteau | #define UART_RECEIVE_FIFO_FULL (1 << 10) |
44 | 8b1e1320 | Fabien Chouteau | |
45 | 8b1e1320 | Fabien Chouteau | /* UART control register fields */
|
46 | 8b1e1320 | Fabien Chouteau | #define UART_RECEIVE_ENABLE (1 << 0) |
47 | 8b1e1320 | Fabien Chouteau | #define UART_TRANSMIT_ENABLE (1 << 1) |
48 | 8b1e1320 | Fabien Chouteau | #define UART_RECEIVE_INTERRUPT (1 << 2) |
49 | 8b1e1320 | Fabien Chouteau | #define UART_TRANSMIT_INTERRUPT (1 << 3) |
50 | 8b1e1320 | Fabien Chouteau | #define UART_PARITY_SELECT (1 << 4) |
51 | 8b1e1320 | Fabien Chouteau | #define UART_PARITY_ENABLE (1 << 5) |
52 | 8b1e1320 | Fabien Chouteau | #define UART_FLOW_CONTROL (1 << 6) |
53 | 8b1e1320 | Fabien Chouteau | #define UART_LOOPBACK (1 << 7) |
54 | 8b1e1320 | Fabien Chouteau | #define UART_EXTERNAL_CLOCK (1 << 8) |
55 | 8b1e1320 | Fabien Chouteau | #define UART_RECEIVE_FIFO_INTERRUPT (1 << 9) |
56 | 8b1e1320 | Fabien Chouteau | #define UART_TRANSMIT_FIFO_INTERRUPT (1 << 10) |
57 | 8b1e1320 | Fabien Chouteau | #define UART_FIFO_DEBUG_MODE (1 << 11) |
58 | 8b1e1320 | Fabien Chouteau | #define UART_OUTPUT_ENABLE (1 << 12) |
59 | 8b1e1320 | Fabien Chouteau | #define UART_FIFO_AVAILABLE (1 << 31) |
60 | 8b1e1320 | Fabien Chouteau | |
61 | 8b1e1320 | Fabien Chouteau | /* Memory mapped register offsets */
|
62 | 8b1e1320 | Fabien Chouteau | #define DATA_OFFSET 0x00 |
63 | 8b1e1320 | Fabien Chouteau | #define STATUS_OFFSET 0x04 |
64 | 8b1e1320 | Fabien Chouteau | #define CONTROL_OFFSET 0x08 |
65 | 8b1e1320 | Fabien Chouteau | #define SCALER_OFFSET 0x0C /* not supported */ |
66 | 8b1e1320 | Fabien Chouteau | #define FIFO_DEBUG_OFFSET 0x10 /* not supported */ |
67 | 8b1e1320 | Fabien Chouteau | |
68 | 8b1e1320 | Fabien Chouteau | typedef struct UART { |
69 | 8b1e1320 | Fabien Chouteau | SysBusDevice busdev; |
70 | 8b1e1320 | Fabien Chouteau | |
71 | 8b1e1320 | Fabien Chouteau | qemu_irq irq; |
72 | 8b1e1320 | Fabien Chouteau | |
73 | 8b1e1320 | Fabien Chouteau | CharDriverState *chr; |
74 | 8b1e1320 | Fabien Chouteau | |
75 | 8b1e1320 | Fabien Chouteau | /* registers */
|
76 | 8b1e1320 | Fabien Chouteau | uint32_t receive; |
77 | 8b1e1320 | Fabien Chouteau | uint32_t status; |
78 | 8b1e1320 | Fabien Chouteau | uint32_t control; |
79 | 8b1e1320 | Fabien Chouteau | } UART; |
80 | 8b1e1320 | Fabien Chouteau | |
81 | 8b1e1320 | Fabien Chouteau | static int grlib_apbuart_can_receive(void *opaque) |
82 | 8b1e1320 | Fabien Chouteau | { |
83 | 8b1e1320 | Fabien Chouteau | UART *uart = opaque; |
84 | 8b1e1320 | Fabien Chouteau | |
85 | 8b1e1320 | Fabien Chouteau | return !!(uart->status & UART_DATA_READY);
|
86 | 8b1e1320 | Fabien Chouteau | } |
87 | 8b1e1320 | Fabien Chouteau | |
88 | 8b1e1320 | Fabien Chouteau | static void grlib_apbuart_receive(void *opaque, const uint8_t *buf, int size) |
89 | 8b1e1320 | Fabien Chouteau | { |
90 | 8b1e1320 | Fabien Chouteau | UART *uart = opaque; |
91 | 8b1e1320 | Fabien Chouteau | |
92 | 8b1e1320 | Fabien Chouteau | uart->receive = *buf; |
93 | 8b1e1320 | Fabien Chouteau | uart->status |= UART_DATA_READY; |
94 | 8b1e1320 | Fabien Chouteau | |
95 | 8b1e1320 | Fabien Chouteau | if (uart->control & UART_RECEIVE_INTERRUPT) {
|
96 | 8b1e1320 | Fabien Chouteau | qemu_irq_pulse(uart->irq); |
97 | 8b1e1320 | Fabien Chouteau | } |
98 | 8b1e1320 | Fabien Chouteau | } |
99 | 8b1e1320 | Fabien Chouteau | |
100 | 8b1e1320 | Fabien Chouteau | static void grlib_apbuart_event(void *opaque, int event) |
101 | 8b1e1320 | Fabien Chouteau | { |
102 | 8b1e1320 | Fabien Chouteau | trace_grlib_apbuart_event(event); |
103 | 8b1e1320 | Fabien Chouteau | } |
104 | 8b1e1320 | Fabien Chouteau | |
105 | 8b1e1320 | Fabien Chouteau | static void |
106 | 8b1e1320 | Fabien Chouteau | grlib_apbuart_writel(void *opaque, target_phys_addr_t addr, uint32_t value)
|
107 | 8b1e1320 | Fabien Chouteau | { |
108 | 8b1e1320 | Fabien Chouteau | UART *uart = opaque; |
109 | 8b1e1320 | Fabien Chouteau | unsigned char c = 0; |
110 | 8b1e1320 | Fabien Chouteau | |
111 | 8b1e1320 | Fabien Chouteau | addr &= 0xff;
|
112 | 8b1e1320 | Fabien Chouteau | |
113 | 8b1e1320 | Fabien Chouteau | /* Unit registers */
|
114 | 8b1e1320 | Fabien Chouteau | switch (addr) {
|
115 | 8b1e1320 | Fabien Chouteau | case DATA_OFFSET:
|
116 | 8b1e1320 | Fabien Chouteau | c = value & 0xFF;
|
117 | 8b1e1320 | Fabien Chouteau | qemu_chr_write(uart->chr, &c, 1);
|
118 | 8b1e1320 | Fabien Chouteau | return;
|
119 | 8b1e1320 | Fabien Chouteau | |
120 | 8b1e1320 | Fabien Chouteau | case STATUS_OFFSET:
|
121 | 8b1e1320 | Fabien Chouteau | /* Read Only */
|
122 | 8b1e1320 | Fabien Chouteau | return;
|
123 | 8b1e1320 | Fabien Chouteau | |
124 | 8b1e1320 | Fabien Chouteau | case CONTROL_OFFSET:
|
125 | 8b1e1320 | Fabien Chouteau | /* Not supported */
|
126 | 8b1e1320 | Fabien Chouteau | return;
|
127 | 8b1e1320 | Fabien Chouteau | |
128 | 8b1e1320 | Fabien Chouteau | case SCALER_OFFSET:
|
129 | 8b1e1320 | Fabien Chouteau | /* Not supported */
|
130 | 8b1e1320 | Fabien Chouteau | return;
|
131 | 8b1e1320 | Fabien Chouteau | |
132 | 8b1e1320 | Fabien Chouteau | default:
|
133 | 8b1e1320 | Fabien Chouteau | break;
|
134 | 8b1e1320 | Fabien Chouteau | } |
135 | 8b1e1320 | Fabien Chouteau | |
136 | b4548fcc | Stefan Hajnoczi | trace_grlib_apbuart_writel_unknown(addr, value); |
137 | 8b1e1320 | Fabien Chouteau | } |
138 | 8b1e1320 | Fabien Chouteau | |
139 | 8b1e1320 | Fabien Chouteau | static CPUReadMemoryFunc * const grlib_apbuart_read[] = { |
140 | 8b1e1320 | Fabien Chouteau | NULL, NULL, NULL, |
141 | 8b1e1320 | Fabien Chouteau | }; |
142 | 8b1e1320 | Fabien Chouteau | |
143 | 8b1e1320 | Fabien Chouteau | static CPUWriteMemoryFunc * const grlib_apbuart_write[] = { |
144 | 8b1e1320 | Fabien Chouteau | NULL, NULL, grlib_apbuart_writel, |
145 | 8b1e1320 | Fabien Chouteau | }; |
146 | 8b1e1320 | Fabien Chouteau | |
147 | 8b1e1320 | Fabien Chouteau | static int grlib_apbuart_init(SysBusDevice *dev) |
148 | 8b1e1320 | Fabien Chouteau | { |
149 | 8b1e1320 | Fabien Chouteau | UART *uart = FROM_SYSBUS(typeof(*uart), dev); |
150 | 8b1e1320 | Fabien Chouteau | int uart_regs = 0; |
151 | 8b1e1320 | Fabien Chouteau | |
152 | 8b1e1320 | Fabien Chouteau | qemu_chr_add_handlers(uart->chr, |
153 | 8b1e1320 | Fabien Chouteau | grlib_apbuart_can_receive, |
154 | 8b1e1320 | Fabien Chouteau | grlib_apbuart_receive, |
155 | 8b1e1320 | Fabien Chouteau | grlib_apbuart_event, |
156 | 8b1e1320 | Fabien Chouteau | uart); |
157 | 8b1e1320 | Fabien Chouteau | |
158 | 8b1e1320 | Fabien Chouteau | sysbus_init_irq(dev, &uart->irq); |
159 | 8b1e1320 | Fabien Chouteau | |
160 | 8b1e1320 | Fabien Chouteau | uart_regs = cpu_register_io_memory(grlib_apbuart_read, |
161 | 8b1e1320 | Fabien Chouteau | grlib_apbuart_write, |
162 | 8b1e1320 | Fabien Chouteau | uart, DEVICE_NATIVE_ENDIAN); |
163 | 8b1e1320 | Fabien Chouteau | if (uart_regs < 0) { |
164 | 8b1e1320 | Fabien Chouteau | return -1; |
165 | 8b1e1320 | Fabien Chouteau | } |
166 | 8b1e1320 | Fabien Chouteau | |
167 | 8b1e1320 | Fabien Chouteau | sysbus_init_mmio(dev, UART_REG_SIZE, uart_regs); |
168 | 8b1e1320 | Fabien Chouteau | |
169 | 8b1e1320 | Fabien Chouteau | return 0; |
170 | 8b1e1320 | Fabien Chouteau | } |
171 | 8b1e1320 | Fabien Chouteau | |
172 | 8b1e1320 | Fabien Chouteau | static SysBusDeviceInfo grlib_gptimer_info = {
|
173 | 8b1e1320 | Fabien Chouteau | .init = grlib_apbuart_init, |
174 | 8b1e1320 | Fabien Chouteau | .qdev.name = "grlib,apbuart",
|
175 | 8b1e1320 | Fabien Chouteau | .qdev.size = sizeof(UART),
|
176 | 8b1e1320 | Fabien Chouteau | .qdev.props = (Property[]) { |
177 | 8b1e1320 | Fabien Chouteau | DEFINE_PROP_CHR("chrdev", UART, chr),
|
178 | 8b1e1320 | Fabien Chouteau | DEFINE_PROP_END_OF_LIST() |
179 | 8b1e1320 | Fabien Chouteau | } |
180 | 8b1e1320 | Fabien Chouteau | }; |
181 | 8b1e1320 | Fabien Chouteau | |
182 | 8b1e1320 | Fabien Chouteau | static void grlib_gptimer_register(void) |
183 | 8b1e1320 | Fabien Chouteau | { |
184 | 8b1e1320 | Fabien Chouteau | sysbus_register_withprop(&grlib_gptimer_info); |
185 | 8b1e1320 | Fabien Chouteau | } |
186 | 8b1e1320 | Fabien Chouteau | |
187 | 8b1e1320 | Fabien Chouteau | device_init(grlib_gptimer_register) |